PAT-NO: JP02003163556A

DOCUMENT-IDENTIFIER: JP 2003163556 A

TITLE: SIGNAL THENSITY DETECTION CIRCUIT

PUBN-DATE: June 6, 2003

INVENTOR-INFORMATION:

NAME COUNTRY

YANO, HITOSHI N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY

NEC CORP N/A

APPL-NO: JP2001363657

APPL-DATE: November 29, 2001

INT-CL (IPC): H03G003/30 , H03F001/30 , H04B001/16

ABSTRACT:

PROBLEM TO BE SOLVED: To prevent ambient temperature dependence from arising in a signal **intensity detected** value in a device for **detecting an intensity** of a signal inputted to saturation amplifiers connected in a cascade.

SOLUTION: Four-stage saturation amplifiers 101-104 connected in a cascade respectively have two gain control terminals Vc1 and Vc2. The gain control terminal Vc1 applies such a bias as varies no gain of the saturation amplifiers according to a temperature. Outputs of the saturation amplifiers are subject to full-wave rectification by commutators 111-114 and are smoothed by LPFs 121-124. The smoothed intensity signal of each saturation amplifier is inputted to an adder circuit 141 and used to form an RSSI total output. The smoothed intensity signal of each saturation amplifier is inputted to amplitude control bias generators 131-134, and is converted into a signal for the gain control terminal Vc2. By a signal inputted from

the **gain** control terminal Vc2, the saturation amplifier is controlled lest its saturation level exceed a fixed value.

COPYRIGHT: (C) 2003, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-163556

(P2003-163556A)

(43)公開日 平成15年6月6日(2003.6.6)

(51) Int.Cl.7		識別記号	FΙ		テーマコート*(参考)	
H03G	3/30		H03G	3/30	В	5 J O 9 O
					D	5 J 1 O O
H03F	1/30		H 0 3 F	1/30	Α	5 J 5 O O
H 0 4 B	1/16		H 0 4 B	1/16	R	5 K 0 6 1

	000004237 日本電気株式会社			
目7番1号 目7番1号	日本電気株			
助				
	丁目7番1号 祐助			


最終頁に続く

(54) 【発明の名称】 信号強度検出回路

(57)【要約】

【課題】 縦続接続された飽和増幅器に入力される信号 の強度を検出する装置において、信号強度検出値に周囲 温度依存性が生じないようにする。

【解決手段】 4段に縦続接続された飽和増幅器101~10 4のそれぞれは2つの利得制御端子Vc1,Vc2を有していている。利得制御端子Vc1は飽和増幅器の利得が温度によって変化しないようなバイアスを加える。飽和増幅器の出力は、整流器111~114で全波整流され、LPF121~124により平滑化される。この平滑化された各飽和増幅器の強度信号は加算回路141に入力されRSSI総合出力を形成するために用いられる。平滑化された各飽和増幅器の強度信号は、また振幅制御バイアス生成部131~134に入力され利得制御端子Vc2用の信号に変換される。利得制御端子Vc2から入力される信号により飽和増幅器はその飽和レベルが一定値を越えないように制御される。



1

【特許請求の範囲】

【請求項1】 飽和増幅器と、前記飽和増幅器の出力部 に設けられた該飽和増幅器の出力信号の強度に比例した 直流電圧あるいは直流電流を出力する整流・平滑手段 と、を有する信号強度検出回路において、

前記飽和増幅器は、温度によって該飽和増幅器の利得が変化しないように利得制御する第1の制御信号が印加される第1の利得制御端子と、前記整流・平滑手段から出力される直流信号から生成される、前記飽和増幅器の飽和振幅値がある振幅を越えないよう利得制御する第2の 10制御信号が印加される第2の利得制御端子と、を有していることを特徴とする信号強度検出回路。

【請求項2】 縦続接続された複数の飽和増幅器と、各飽和増幅器の出力部に設けられた各飽和増幅器の出力信号の強度に比例した直流電圧あるいは直流電流を出力する整流・平滑手段と、各整流・平滑手段の出力信号を加算して信号強度検出信号を出力する加算回路と、を有する信号強度検出回路において、

各飽和増幅器は、温度によって該飽和増幅器の利得が変化しないように利得制御する第1の制御信号が印加され 20 る第1の利得制御端子と、当該飽和増幅器の出力部に付設された前記整流・平滑手段から出力される直流信号から生成される、前記飽和増幅器の飽和振幅値がある振幅を越えないよう利得制御する第2の制御信号が印加される第2の利得制御端子と、を有していることを特徴とする信号強度検出回路。

【請求項3】 飽和増幅器と、前記飽和増幅器の入力部と該飽和増幅器の出力部とにそれぞれ設けられた該飽和増幅器の入力信号と該飽和増幅器の出力信号の強度に比例した直流電圧あるいは直流電流を出力する整流・平滑 30 手段と、各整流・平滑手段の出力信号を加算して信号強度検出信号を出力する加算回路と、を有する信号強度検出回路において、

前記飽和増幅器は、温度によって該飽和増幅器の利得が変化しないように利得制御する第1の制御信号が印加される第1の利得制御端子と、該飽和増幅器の入力部に付設された前記整流・平滑手段から出力される直流信号から生成される、当該飽和増幅器の飽和振幅値がある振幅を越えないよう利得制御する第2の制御信号が印加される第2の利得制御端子と、を有していることを特徴とす 40 る信号強度検出回路。

【請求項4】 総続接続された複数の飽和増幅器と、初段の飽和増幅器の入力部と各飽和増幅器の出力部にそれぞれ設けられた、初段の飽和増幅器の入力信号と各飽和増幅器の出力信号の強度に比例した直流電圧あるいは直流電流を出力する整流・平滑手段と、各整流・平滑手段の出力信号を加算して信号強度検出信号を出力する加算回路と、を有する信号強度検出回路において、

各飽和増幅器は、温度によって該飽和増幅器の利得が変 号を出力する乗算回路 化しないように利得制御する第1の制御信号が印加され 50 る信号強度検出回路。

る第1の利得制御端子と、当該飽和増幅器の入力部に付設された前記整流・平滑手段から出力される直流信号から生成される、当該飽和増幅器の飽和振幅値がある振幅を越えないよう利得制御する第2の制御信号が印加される第2の利得制御端子と、を有していることを特徴とする信号強度検出回路。

【請求項5】 前記飽和増幅器の飽和振幅値の最大値を 定める基準値がその信号強度を検出する装置の最低温度 における飽和増幅器の飽和振幅値から定まる基準値を採 用することを特徴とする請求項1~4のいずれかに記載 の信号強度検出回路。

【請求項6】 前記第2の制御信号は、前記第2の制御信号を形成するために用いられる前記整流・平滑手段から出力される前記直流信号と前記基準値とが入力される比較器によって形成されることを特徴とする請求項5に記載の信号強度検出回路。

【請求項7】 前記飽和増幅器は第1の差動回路を備えており、前記第1の制御信号が第1の差動回路のテール電流を供給するトランジスタに入力され、そのテール電流を供給するトランジスタがコンスタントgmバイアスされていることを特徴とする請求項1~6のいずれかに記載の信号強度検出回路。

【請求項8】 前記第1の差動回路の各トランジスタは、そのトランジスタをテール電流供給トランジスタとした第2の差動回路に接続されており、前記第2の差動回路の一方の入力端子には一定電圧が他方の入力端子には前記第2の制御信号が入力されることを特徴とする請求項7に記載の信号強度検出回路。

【請求項9】 前記飽和増幅器は、前記第1の制御信号であるコンスタントgmバイアス信号が入力される第1のトランジスタと定電流バイアス信号が入力される第2のトランジスタとをそれぞれテール電流供給トランジスタとして並列に有する差動回路を備えており、前記第1のトランジスタと前記第2のトランジスタとが前記第2の制御信号に基づいてオン・オフ動作されることを特徴とする請求項1~6のいずれかに記載の信号強度検出回路

【請求項10】 温度によって利得が変化することないように制御された、縦続接続された複数の飽和増幅器と、各飽和増幅器の出力部に設けられた各飽和増幅器の出力信号の強度に比例した直流電圧あるいは直流電流を出力する整流・平滑手段と、各整流・平滑手段の出力信号を加算して強度和信号を出力する加算回路と、を有する信号強度検出回路において、

前記飽和増幅器のある温度での最大出力振幅に比例した値と前記飽和増幅器の基準温度での最大出力振幅に比例した値との比を算出する除算回路と、前記強度和信号に前記除算回路が算出した前記比を乗じて信号強度検出信号を出力する乗算回路と、を更に有することを特徴とする信号強度検出回路

3

【請求項11】 前記飽和増幅器は、テール電流で利得 制御が行われる差動回路であって、そのテール電流を供 給するトランジスタがコンスタントgmバイアスされてい ることを特徴とする請求項10に記載の信号強度検出回

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、信号強度検出回路に関 し、特にテレビ、ラジオ、CATV、無線等の通信機器にお ける受信信号や送信信号などのキャリア信号の強度を検 10 出する機能を備えた増幅器装置に関するものである。 [0002]

【従来の技術】信号強度検出器(Received-Signal Stren gth Indicator)RSSIは受信信号の強度(電力)を測定し表 示するものであるが、単に表示するだけでなく得られた 信号強度をもとにして、受信機の増幅回路へフィードバ ックし自動利得制御に利用されたり、送信元へ強度に応 じた出力を要求したりする場合に使われる。また送信機 では自身の信号強度をRSSIで評価し所望の出力になるよ う制御をかけるような場合にも使用される。このように RSSIは無線システムの送受信機の内部でよく使われる重 要な機能ブロックとなっている。

【0003】近年の移動体通信技術の進歩により携帯無 線が広く使用されるようになっているがこれらの機器に おいてもRSSIは使われている。携帯機器では乾電池動作 による電源電圧の変動および気温(環境温度)の変動に対 応しなければならない。また、携帯機器では消費電流の 低減を目的として増幅器には高効率で線形動作が可能な 飽和増幅器を用いることが一般化している。従来のRSSI の算出回路の一例を図10に示す。この形態では、飽和 30 増幅器1001~1004をカスケード(縦続)接続し、入力端 子より例えば中間周波信号等の入力信号INを入力し出力 端子より出力信号OUTを得る。各段の飽和増幅器1001~1 004は温度によらず一定の増幅度で増幅するように、定g mバイアス生成部1051が生成したバイアスにより駆動さ れる。そして、各段の飽和増幅器の出力を整流器1011~ 1014で全波整流し、更にローパスフィルタ1021~1024で 平滑化した後、加算回路1041にて足し合わしてRSSI総合 出力を得る。ところで、飽和増幅器が飽和すると全波整 流器のDC出力も飽和する。単純に飽和を検知するとRSSI 40 の出力に1が出力されるものと考えると入力電力とRSSI 出力の関係が次のようになることがわかる。図10の飽 和増幅器の利得が全て同じであれば、2段目は一段の利 得の2乗、3段目は3乗、4段目は4乗と指数で出力が大き くなる。図10での最終段である4段目がやっと飽和す る入力電力の場合には一段の利得の4乗の利得で増幅し て初めてRSSI出力として1が出力される。最終段から2つ 目が飽和する大きさの入力電力は 3段の増幅回路を通っ て飽和するので最終段のRSSI出力に加えさらにもう一つ の3 段目からもRSSI出力の1が出力され、最終段のRSSI 50

出力1と合わせてRSSI総合出力は2と出力される。同様に 考え初段が飽和する大きな入力電力レベルでは1段目の 利得で飽和アンプ全段が飽和するのでRSSIの合計出力は 4になることがわかる。以上のように各段のRSS1の出力 は利得のn乗の重みが加わっているので、その和であるR SSI総合出力は入力信号電力に対してリニアに変化す る。段数を大きくして一段あたりの利得を小さくすれ ば、入力電力のdBm単位の増加に対して近似的に直線で 増加することになる(図9の実線)。

【0004】而して、図9にあるRSSIの総合出力と入力 電力(dbm)の関係は飽和増幅器の利得や飽和電力より変 化する。例えば、図9の実線の特性に対して飽和増幅器 の利得が小さくなると点線で示したように右にシフトす る。また、飽和増幅器の飽和電力が大きくなると破線で 示したように傾きが急になる。先に述べたように携帯機 器では電源電圧変動、環境温度変動に対してもRSSI出力 が安定に同じ出力値を維持することが要求されているの で、それらの変動要因に対して飽和増幅器の特性が変わ らないようにする必要がある。温度変動によって利得変 動が引き起こされ、RSSI出力が図9に点線で示したよう にシフトする動作は、飽和増幅器の利得の温度変化を補 償するように利得制御を行うことで防ぐことができ、そ の実現は容易である。バイポーラトランジスタの差動回 路を飽和増幅器とする場合にはテール電流を流すトラン ジスタを絶対温度に比例する定電流源でバイアスすれば よい(例えば、特開2001-7654号公報)。 具体的には例え ば図11に1段分のみを示すように、対数増幅部1101と 振幅検出部1102とを有する回路において、対数増幅部11 01の差動増幅器を定利得動作させる場合には、そのテー ル電流を流すトランジスタQ1を絶対温度に比例する定電 流源1103でバイアスすればよい。また、図4に示したMOS FETで構成される差動回路を飽和増幅器とする場合に は、テール電流を供給するトランジスタをコンスタント gmバイアス法(例えば「Design of Analog CMOS Integra ted Circuit, BehzadRazavi著、MacGraw-Hill、pp. 392 -393)によりバイアスすればよい。図4を参照して簡単 にその原理を説明する。定gmバイアス生成回路411にお いて、 M30、M40はpMOSFETでカレントミラーを構成して いる。M10、M20はnMOSFETで、M20のゲート幅はM10のそ れよりK倍大きい。飽和増幅器401において、これらのMO SFETは電流飽和領域で動作しており、それらはゲート電 圧ードレイン電流特性が2乗特性を有するものと仮定す る。定gmバイアス生成回路411において、Coxを単位面積 当たりのゲート酸化膜容量、μπをキャリアの実効移動 度としM10のゲート幅/ゲート比を (L/W)とすると、M30 とM40の関係からIout=Irefが成り立ち、Iout、Irefは数 1で与えられる。

[0005]

【数1】

Iout=Iref=
$$\frac{2}{\mu_n \text{Cox}(W/L)} \frac{1}{\text{Rs}^2} \left(1 - \frac{1}{\sqrt{K}}\right)^2$$

M50を流れる差動回路のテール電流が1対1でIrefからコピーされるとすると差動回路のgmは数2で与えられる。【0006】

【数2】

$$gm = \frac{\sqrt{2}}{Rs} \left(1 - \frac{1}{K}\right)$$

従ってgmはRSの温度依存性のみとなる。現実的にはRSの 温度依存性が残るが、RSの温度係数が既知であれば、バ ンドギャップリファレンス回路などと組み合わせてその 温度依存性をキャンセルすることも可能であるので、温 度変化に伴うMOSFETのgmの変化を補い、差動回路のgmは 一定に保つことが可能になる。

[0007]

【発明が解決しようとする課題】しかし、差動増幅器の 負荷抵抗が温度でほとんど変わらないとすれば負荷抵抗 とテール電流の積が出力振幅電圧になるので高温程飽和 時の出力振幅が大きくなってしまう。飽和出力が変わる と全波整流出力も変わってしまうので温度変化によりRS SI出力も変動してしまう。その結果図9において低温時 を実線とすると高温時には一点鎖線で示したような特性 となってしまい、特に大信号入力時に低温時の特性とか け離れてしまう問題がある。この解決手段として外部に サーミスタのような温度依存素子の特性を用いて演算器 でRSSIの出力を補正する方法があるが、この方法では、 外付け部品が必要となるため、装置の1チップ化が図れ ないことになり、コストおよび小型化の面で問題が起こ る。本発明の課題は、上述した従来技術の問題点を解決 30 る。 することであって、その目的は、第1に、温度変化があ っても忠実に入力信号強度を再現したRSSI出力が得られ るようにすることであり、第2に、このことを外付け部 品を用いることなく実現できるようにすることである。 [0008]

【課題を解決するための手段】上記の目的を達成するため、本発明によれば、縦続接続された複数の飽和増幅器と、各飽和増幅器の出力部に設けられた各飽和増幅器の出力信号の強度に比例した直流電圧あるいは直流電流を出力する整流・平滑手段と、各整流・平滑手段の出力信号を加算して信号強度検出信号を出力する加算回路と、を有する信号強度検出回路において、各飽和増幅器は、温度によって該飽和増幅器の利得が変化しないように利得制御する第1の制御信号が印加される第1の利得制御端子と、当該飽和増幅器の出力部に付設された前記整流・平滑手段から出力される直流信号から生成される、前記飽和増幅器の飽和振幅値がある振幅を越えないよう利得制御する第2の制御信号が印加される第2の利得制御端子と、を有していることを特徴とする信号強度検出回路、が提供される。

【0009】また、上記の目的を達成するため、本発明 によれば、縦続接続された複数の飽和増幅器と、初段の 飽和増幅器の入力部と各飽和増幅器の出力部にそれぞれ 設けられた、初段の飽和増幅器の入力信号と各飽和増幅 器の出力信号の強度に比例した直流電圧あるいは直流電 流を出力する整流・平滑手段と、各整流・平滑手段の出 力信号を加算して信号強度検出信号を出力する加算回路 と、を有する信号強度検出回路において、各飽和増幅器 は、温度によって該飽和増幅器の利得が変化しないよう に利得制御する第1の制御信号が印加される第1の利得 制御端子と、当該飽和増幅器の入力部に付設された前記 整流・平滑手段から出力される直流信号から生成され る、当該飽和増幅器の飽和振幅値がある振幅を越えない よう利得制御する第2の制御信号が印加される第2の利 得制御端子と、を有していることを特徴とする信号強度 検出回路、が提供される。

【0010】また、上記の目的を達成するため、本発明によれば、温度によって利得が変化することないように制御された、縦続接続された複数の飽和増幅器と、各飽和増幅器の出力部に設けられた各飽和増幅器の出力信号の強度に比例した直流電圧あるいは直流電流を出力する整流・平滑手段と、各整流・平滑手段の出力信号を加算して強度和信号を出力する加算回路と、を有する信号強度検出回路において、前記飽和増幅器のある温度での最大出力振幅に比例した値と前記飽和増幅器の基準温度での最大出力振幅に比例した値との比を算出する除算回路と、前記強度和信号に前記除算回路が算出した前記比を乗じて信号強度検出信号を出力する乗算回路と、を更に有することを特徴とする信号強度検出回路、が提供される

[0011]

【発明の実施の形態】図1は、本発明の第1の実施の形 態を示すブロック図であって、4段に飽和増幅器が接続 された例が示されている。すなわち、4段の飽和増幅器1 01~104が縦続接続され、入力端子より入力信号INが入 力され出力端子より出力信号OUTが出力される。各段の 飽和増幅器の出力は整流器111~114にて全波整流され、 更にローパスフィルタ121~124で平滑化された後、RSS1 総合出力を得るために加算回路141に入力される外、各 段ごとに設けられた振幅制御用バイアス生成部131~134 に入力される。各飽和増幅器には2つの利得制御端子Vc 1, Vc2が設けられている。利得制御端子Vc1には、各段の 飽和増幅器101~104が温度によらず一定の増幅度で増幅 するように、定gmバイアス生成部151が生成したバイア ス信号が入力される。飽和増幅器の直流の信号強度を示 す整流器の出力は、振幅制御用バイアス生成部131~134 にてバイアス信号に変換された後、利得制御端子Vc2に 入力される。この信号により各増幅器回路はその出力が 一定の振幅値を越えることがないように駆動される。

50 【0012】図2は、本発明の第1の実施の形態の具体

的回路構成を示す回路図であり(但し、各段の回路構成・ は同一であるため、2段目と3段目の回路の図示は省略さ れている。図6についても同様)、図3は、図2に示す4 段縦続接続回路の1段分の回路構成を示す回路図であ る。図2に示されるように、飽和増幅器201~204は縦続 接続に接続されている。各飽和増幅器201~204の出力信 号は各段ごとに設けられた整流・平滑部211~214に入力 され、RSSI出力を算出するために用いられる。整流・平 滑部211~214のそれぞれのRSSI出力は、加算器OP5に入 力されてRSSI総合出力を形成するために用いられる。ま た、整流・平滑部211~214の算出したRSSI出力は比較器 OP4を介して飽和増幅器201~204に戻され飽和増幅器201 ~204の振幅制御に用いられる。図3に示されるように、 各段は、差動対を構成するFET M1、M2を有する飽和増幅 器301と各段のRSSI出力を算出する整流・平滑部311によ り構成される。FET M1、M2と負荷抵抗R1、R2の間にはこ の差動対の電流を切替えるためのFET M3,M4の対と、FET M5,M6の対が設けられている。FET M1、M2の差動対にテ ール電流を供給するFETのゲートには定gmバイアスが与 えられている。この定gmバイアスの生成回路は図4に示 される回路が用いられている。入力信号Inが入力される FET M1、M2のゲートには、入力バイアスが印加されるpM OSFETと抵抗とによって形成されるバイアス電圧が印加 されている。FET M4,M5のゲートには抵抗の分圧比によ って決まるバイアスが入力され、FET M3,M6のゲートに は抵抗とFET M7の並列回路と抵抗の分圧比によって決ま るバイアスが入力される。よって、FET MB,M5は、FET M 1をテール電流供給トランジスタとする差動対を構成し ており、FET M4, M6は、FET M2をテール電流供給トラン ジスタとする差動対を構成している。この飽和増幅器の 30 利得制御の原理を簡単に説明する。例えばM3(M6)側にM4 (M5)側より十分に高いゲート電圧が与えられているとす ると、MSがオン、M4がオフ(同時にM6がオン、M5がオ フ)となり差動対を構成するFET M1、M2がダイレクトに それぞれの負荷R1、R2に接続されるのと等価となるの で、最大の利得の条件になる。MS(MS)のゲート電位が低 下するとM4(M5)にも電流が流れ始め、M1を流れる電流は 負荷R2側に分流され、またM2を流れる電流は負荷R1側に 分流されることになり、利得は低下する。M3(M6)のゲー ト電位がさらに低下してM4(M5)のゲート電位に一致する ようになると、差動対を構成するFET M1、M2のそれぞれ の電流が半分ずつ負荷R1、R2に流れることになり、逆相 同士打ち消しあい信号が出力されなくなる(増幅率 0)。すなわち、M3(M6)と M4(M5)とのゲート電位を調整 することによりこの飽和増幅器の利得制御を行うことが 可能である。本実施の形態ではこの利得制御機能を用い て振幅の制限を行う。

7

【0013】整流・平滑部311には、それぞれ差動対FET とその差動対FETにテール電流を供給するFETとを有する 整流部F1と基準電位生成部D1とが備えられている.テー 50 を示している.温度が-20℃、80℃で電源電圧が3Vの時

ル電流を供給するFETは、そのゲートに温度によらない 定電流バイアスが与えられることにより定電流駆動され ている。二つの差動対FETのゲートには、それぞれ入力 バイアスがゲートに入力されたpMOSFETと抵抗との分圧 比によって決まるバイアス電圧が印加されている。飽和 増幅器301の出力信号は整流部F1の差動対のソースカッ プルの電位で検出される。整流部F1と同一回路構成の基 準電位生成部D1はDC定常動作されており、そのソースカ ップルのDC電位と整流部F1の出力との差分を検出するこ とにより飽和増幅器の出力信号を得る(P. E. Allen, D. R. Holberg 著、「CMOS Analog Circuit Design」,p p. 616-619)。本実施の形態の回路では、差分を検出 し高周波成分を落とす働きをするアクティブフィルタOP 1を用いて平滑化された整流出力信号を得ている。その 平滑化された整流出力は反転増幅器OP2で反転され、RSS I出力として用いられる。反転増幅器OP2の出力信号はさ らに減算回路OP3で整流部F1での出力のオフセット分が 取り除かれ、比較器OP4にて参照基準電圧と比較され る。

【0014】飽和増幅器の最大出力振幅Voは、 20 $V \circ = I \times R$

(Iは差動回路のテール電流、Rは差動回路の負荷抵 抗)で与えられる。一方、定gmバイアスによりテール電 流が供給される差動増幅器では温度上昇に伴って劣化す るMOSFETのgmを補償するためにテール電流を増加させ る。従って、使用する最低温度で最小出力振幅となり、 温度と共に最大出力振幅が増大する。そこで、振幅の温 度依存性を小さくするために振幅制限を行う場合には、 最低動作温度での最小振幅を基準とすることが望まし い。整流・平滑部311において、参照基準電圧として最 低動作温度での飽和増幅器が示す整流出力を比較器OP4 に与え、減算回路OP3の出力が参照基準電圧になるよう にOP4を用いて飽和増幅器を制御させると、最低動作温 度以上の温度では最低動作温度の振幅値以上にならない よう制御される。すなわち、減算回路OP3の出力が参照 基準電圧以下の場合には、比較器OP4から"1"が出力さ れることにより、FET M7がオンして、M3、M6がオン、 M 4、M5がオフとなり飽和増幅器は最大利得で動作し、定g mバイアスで駆動される。OP3の出力が参照基準電圧以上 になると比較器OP4の出力が "O"となり、FET M7がオフ して、M3、M6がオンした状態でM4、M5もオンし飽和増幅 器の利得が低下して振幅の増加が抑えられる。参照基準 電圧はバンドギャップリファレンス回路を用いることに より、温度、電源電圧によらない基準電圧を生成するこ とは容易である。

【0015】図5(b)は従来回路による温度が25℃、100 ℃の時のRSSIのシミュレーション結果であり両者に大き な開きがある。一方、図5(a)は図3に示す回路を1段とし て5段縦続接続した回路のRSSIのシミュレーション結果

および-20℃で3.3Vの条件の結果をそれぞれ実線、点 線、破線で示しているが、ほぼ3つのラインは重なって おり温度および電源電圧の変動による影響が十分取り除 かれていることがわかる。

【0016】図6は、本発明の第2の実施の形態を示す 回路図である。図6において、図2に示した第1の実施の 形態の部分と同等の部分には下2桁が共通する参照番号 が付せられているので、重複する説明は省略する。本実 施の形態においては、飽和増幅器の差動回路を構成する FET M1、M2の共通ソースに、定gmバイアス駆動されるFE 10 Tと定電流バイアス駆動されるFETとが並列に接続されて いる。そして、このテール電流を供給するFETのゲート は、比較器OP7の出力信号がゲートに入力されるFET M 8、M9によってシャントされている。

【0017】比較器OP7には、二つの出力端子が備えら れており、減算回路(OP3)の出力が参照基準電圧以下 の場合には、一方の出力端子(図の右側の端子)からは "1"が、他方の出力端子からは"0"が出力される。ま た、参照基準電圧を越えた場合には、一方の出力端子 (図の右側の端子)からは"0"が、他方の出力端子から は"1"が出力される。いま、飽和増幅器の振幅が小さく 減算回路(OP3)の出力が参照基準電圧以下であるとす ると、FET M8がオン、FET M9がオフすることにより、飽 和増幅器の差動回路を構成するFET M1、M2は、定gmバイ アス駆動されるFETによってテール電流が供給され、コ ンスタントgm状態(最大利得状態)で駆動される。減算 回路(OP3)の出力が参照基準電圧以上になると比較器O P7の出力が反転して、FET M8がオフ、FET M9がオンし て、飽和増幅器の差動回路を構成するFETM1、M2は、定 電流バイアス駆動されるFETによってテール電流が供給 されることになり、飽和増幅器の利得が低下して振幅の 増加が抑えられる。

【0018】図7は、本発明の第3の実施の形態を示す ブロック図である。図7において、図1に示した第1の実 施の形態の部分と同等の部分には下2桁が共通する参照 番号が付せられているので、重複する説明は省略する。 本実施の形態の図1に示した第1の実施の形態と相違する 点は、入力信号INと飽和増幅器の出力の整流・平滑部で 検出された信号は次段の飽和増幅器の利得制御に用いら れる。飽和増幅器や整流・平滑部などの具体的な回路構 成は、図2、図3に示した第1の実施の形態と同様であっ て、振幅値が一定以下の場合には第1の実施の形態と同 様に飽和増幅器は利得が温度によらないバイアス方法に よりバイアスされ、振幅値が規定の値を越えるとリミッ タがかかりRSS1出力は温度に影響しなくなる。本実施の 形態においては、飽和増幅器や整流・平滑部の回路構成 を第1の実施の形態と同様のものとしたが、これに代え 第2ないし第3の実施の形態の回路構成を採用するよう にしてもよい。

【0019】図8は、本発明の第4の実施の形態を示す 50 【図2】 本発明の第1の実施の形態を示す回路図。

10 ブロック図である。図8において、図1に示した第1の実 施の形態の部分と同等の部分には下2桁が共通する参照 番号が付せられているので、重複する説明は省略する。 本実施の形態による方法では、各飽和増幅器は利得を温 度によらず一定になるようにバイアスしておき、その温 度によって変化するバイアス電流値からRSSIの総合出力 に補正をかけるようにしている。ここで、飽和増幅器80 1~804として図4に示した定gmバイアスされた飽和増幅 器を想定する。使用する最低温度におけるテール電流バ イアス電流をIOとする。それより高温時では差動型飽和 増幅器の利得低下を補償するためにテールバイアス電流 I1はI0 より大きくなる。飽和出力Voは飽和増幅器の負 荷をR、テールバイアス電流をIとして、Vo=RIとなるの で飽和出力はテール電流に比例する。従ってテール電流 が11になる温度のときはテール電流10の時と比べて、飽 和電圧がI1/I0倍になっている。従ってRSSIの出力値にI 0/I1の係数を掛け合わせることによりRSSIの温度依存性 が補償できる。具体的には図8の定弧バイアス生成部85 1では上記11を生成し、基準温度バイアス生成部861で は10を生成し、除算演算回路部871で10/11を算出する。 そして、乗算演算回路部881にて、加算器841から出力さ れるRSSI出力の和信号にIO/I1をかけることで補正され たRSSI総合出力を算出する。基準温度バイアスにおける 電流IOはバンドギャップリファレンス回路のような電源 電圧、温度に依存しないバイアス回路で容易に生成する ことができる。また演算回路部はアナログ回路で構成す ることもできるし、A/D変換してディジタル的に処理す ることも可能である。

【0020】以上、好ましい実施の形態について説明し 30 たが、本発明はこれら実施の形態に限定されるものでは なく、本発明の要旨を逸脱しない範囲内において適宜の 変更が可能なものである。例えば、用いられているFET の導電型を全て反転しても良い。また、バイポーラトラ ンジスタを用いた飽和増幅器についても本発明を適用す ることが出来る。さらに、縦続接続される飽和増幅器の 段数は実施の形態のものには限定されず、より多くても 少なくてもよく、1段だけであってもよい。

[0021]

【発明の効果】以上説明したように、本発明は、飽和増 幅器を定gmバイアスにて駆動するとともに、整流・平滑 部によって検出される飽和増幅器の振幅に基づいて飽和 増幅器の振幅制限を行うものであるので、本発明によれ ば、温度変化に影響を受けることのなく、正確な受信信 号の信号強度を検出できることができる。また全て半導 体デバイスで構成可能であるので、ワンチップ化が可能 であり外付け部品を使う必要がなくなる。

【図面の簡単な説明】

【図1】 本発明の第1の実施の形態を示すブロック 図。

11

【図3】 図2に示す回路の1段分の回路の回路図。

【図4】 定gmバイアス回路と定gmバイアスされた差動 増幅器の回路図。

【図5】 本発明の第1の実施の形態の回路についてのシミュレーション結果〔(a)〕と、 従来の回路に対するシミュレーション結果〔(b)〕。

【図6】 本発明の第2の実施の形態を示す回路図。

【図7】 本発明の第3の実施の形態を示すブロック図。

【図8】 本発明の第4の実施の形態を示すブロック図。

【図9】 信号強度検出回路の特性を定性的に説明する ための図。

【図10】 従来例のブロック図。

【図11】 他の従来例の部分回路図。

【符号の説明】

101~104、201~204、301、401、601~604、701~704、

801~804、1001~1004飽和增幅器

111~114、711~715、811~814、1011~1014 整流器

121~124、721~725、821~824、1021~1024 ローパス 20 フィルタ 12

131~134、731~734 振幅制御用バイアス生成部

141、741、841、1041 加算回路

151、751、851、1051 定gmバイアス生成部

211~214、311、611~614 整流·平滑部

411 定畑バイアス生成回路

861 基準温度バイアス生成部

871 除算演算回路

881 乗算演算回路

1101 対数増幅部

10 1102 振幅検出部

1103 絶対温度に比例する定電流源

F1 整流部

D1 基準電位生成部

IN 入力信号

OUT 出力信号

OP1 アクティブフィルタ

OP2 反転增幅器


OP3 減算回路

OP4、OP6、OP7 比較器

20 OP5 加算器

Vc1、Vc2 利得制御端子

【図1】



111~114 整孤群 121~124 ローパスフィルタ


131~134 振幅制御用バイアス生成部

141 加算回路


IN 入力信号 OUT 出力信号

Vc1、Vc2 利徳制御婼子

【図4】



【図3】




301 飽和增福器


311 整漢·平滑部


F1 整法部


D1 基準電位生成部 OP1 アクティブフィルタ OP2 反転增幅器 OP3 減算回路


OP4 比較器














フロントページの続き

Fターム(参考) 5J090 AA01 CA02 CA91 CN01 FA10 FA17 FN06 FN10 HA10 HA17 HA19 HA25 HA29 KA00 KA01 KA02 KA04 KA05 KA06 KA09 KA11 KA12 KA17 KA26 KA42 KA51 MA08 MA11 MA21 SA15 TA01 TA02 5J100 JA01 LA00 LA02 QA01 QA04 SA01 SA02 SA03 5J500 AA01 AC02 AC91 AF10 AF17 AH10 AH17 AH19 AH25 AH29 AKOO AKO1 AKO2 AKO4 AKO5 AK06 AK09 AK11 AK12 AK17 AK26 AK42 AK51 AM08 AM11 AM21 AS15 AT01 AT02 NC01 NF06 NF10

5K061 CC25 DD04 JJ02